在线咨询 开启辅助访问 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

ET创芯网(EETOP)

找回密码

  登录   注册  

快捷导航
搜帖子
分享 Accellera Portable Stimulus Standard准备好了么?
路科验证 2018-12-1 21:43
rockeric.com Accellera PortableStimulus Standard是否已准备好发布?优缺点都有什么? 背景介绍 标准的制定是一个棘手的平衡问题,特别是在进入一个新领域的时候。 Accellera 开发的 Portable Stimulus Standard ( 可移植激励标准 ,下称 PSS )就是其中之一。 PSS 可 ...
84 次阅读|0 个评论
分享 AI时代:软件已经起飞,硬件还在路上?(续)
路科验证 2018-12-1 21:23
硬件衡量指标 如果要对某个方案进行优化,那么就必须有可以对解决方案进行充分量化评估的指标。 Imagination Technologies的视觉和人工智能产品经理Francisco Socal指出, 目前对于机器学习的综合性能评估,我们还没有一个统一的可以用来量化评估的行业基准。 例如,对于图形处理的评估,我们可能会有曼哈顿 ...
91 次阅读|0 个评论
分享 AI时代:软件已经起飞,硬件还在路上?
路科验证 2018-12-1 21:22
rockeric.com 由于硬件和软件两边都有不同目标, 机器学习领域是否正在朝着另一个软硬件分离的趋势发展呢? 机器学习是当今最热门的研究领域之一,但是到目前为止,大部分人都把注意力集中在云、算法以及GPU上。对于半导体行业而言,机器学习在一些汽车电子、便携式设备以及物联网领域有着很大应用 ...
88 次阅读|0 个评论
分享 我敢说能做好验证IP的verifier是验证顾问的不二人选(续)
路科验证 2018-12-1 21:07
创建CIP的容器和注意事项 放置CIP即assertion的容器无外乎是module或者interface。这两种容器在使用时有各自的特定。对于module而言,一旦我们在其内部声明了assertion,针对DUT,我们可以将其assertion容器(module/interface) bind绑定 到DUT。这样,在编译后,assertion容易“vf”就看起来同例化在“dut”中一样 ...
111 次阅读|0 个评论
分享 我敢说能做好验证IP的verifier是验证顾问的不二人选
路科验证 2018-12-1 21:00
rockeric.com 这两日游庐山,一路风景秀丽,晚上落榻在一家环境不错的酒店,索性打算明天脱离队伍,在阳台吹着山风享受这山中不到30度的清凉,多读几篇DVCon2017-2018的论文,再做一点笔记,分享出来,一是补交作业,二是考虑一些可结合应用的点。 昨晚读到一篇关于对 DFT测试寄存器建模 的论文,写得非常 ...
213 次阅读|0 个评论
分享 天哪!竟然还有UVM寄存器模型的隐藏剧情
路科验证 2018-12-1 20:45
rockeric.com 不少路粉对寄存器模型的使用可能还停留在这个阶段: 也就是说,通过寄存器句柄,配合读写指令,即可完成一次总线上的访问。 当然,你也可以通过指定BACKDOOR,来做后门访问。这两种方式在红宝书中,我们都已经详细介绍过了。今天路桑再来介绍一点儿不一样的,针对一些特殊的寄存器 ...
218 次阅读|0 个评论
分享 天哪!竟然还有UVM寄存器模型的隐藏剧情(续)
路科验证 2018-12-1 20:36
因此,在顶层env中在对寄存器模型完成了build以后,我们还可以创建my_vreg_frontdoor_sequence,并且通过指定regmodel.bus.reg0.set_frontdoor(frontdoor)来指定在访问该sequence时,需采取专用的frontdoor sequence完成寄存器访问。 这种用户自定义的前门访问方式,作为传统的register model + adapter + bus sequ ...
112 次阅读|0 个评论
分享 天哪!竟然还有UVM寄存器模型的隐藏剧情
路科验证 2018-12-1 20:22
rockeric.com 不少路粉对寄存器模型的使用可能还停留在这个阶段: 也就是说,通过寄存器句柄,配合读写指令,即可完成一次总线上的访问。 当然,你也可以通过指定BACKDOOR,来做后门访问。这两种方式在红宝书中,我们都已经详细介绍过了。今天路桑再来介绍一点儿不一样的,针对一些特殊的寄存器 ...
301 次阅读|0 个评论
分享 时钟问题知道多少?(续)
路科验证 2018-12-1 20:10
管理偏差 偏差必须得到管理,不过不一定要从源头来达到最小化。CTS引擎通常会通过 平衡所有触发器的信号到达时间来实现零偏差 ,无论这些信号处在哪个时钟树级别。但是, 并非所有时钟终点都需要相互平衡 ,不同的组具有不同的时钟端点,这样的“偏差组”其实会更好一些。 许多情况下, CTS工具可以分析 ...
120 次阅读|0 个评论
分享 时钟问题知道多少?
路科验证 2018-12-1 19:58
rockeric.com 时钟耗电又占面积,并且很难按可控的方式去分布。它就像笨拙的野兽,我们该做些什么来统治这些野兽呢? 同步数字设计范例使我们能够设计出良好的可控电路,但这只有 在时钟本身受到良好控制的情况下 才能实现。 裕量设计技术( overdesign techniques )确保了早期AS ...
100 次阅读|0 个评论 热度 1

关于我们| 小黑屋| 手机版| Archiver| 在线咨询| ET创芯网(EETOP) ( 京ICP备15035084号 京公网安备:11010502037710 )

GMT+8, 2021-11-27 06:44 , Processed in 0.067868 second(s), 2 queries , Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部