EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

njithjw的个人空间 https://blog.eetop.wang/505866 [收藏] [复制] [分享] [RSS]

日志

gvim 列模式插入递增数字

已有 2469 次阅读 2019-8-10 14:07 |个人分类:FPGA_Verilog

:let n=0 | g/data_\zs\d\+/s//\=n/|let n+=1

:17,32s/=/\=printf("= %d ",line(".")-17)

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论登录 | 注册

njithjw

0
周排名
0
月排名
0
总排名
0
关注
2
粉丝
0
好友
0
获赞
17
评论
3513
访问数

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备11010502037710 )

GMT+8, 2026-6-7 16:53 , Processed in 0.035807 second(s), 14 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部