注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

fzhcoco的个人空间 https://blog.eetop.wang/1743133 [收藏] [复制] [分享] [RSS]

日志

quartus不支持Verilog语言内置的开关级元件

已有 1484 次阅读 2019-4-7 15:23

开关级电路模型需要用verilog_XL、Active hdl、Modelsim仿真

点赞
收藏 分享 邀请 举报

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

fzhcoco

  • 0

    周排名

  • 0

    月排名

  • 0

    总排名

  • 1

    关注

  • 1

    粉丝

  • 1

    好友

  • 0

    获赞

  • 1

    评论

  • 310

    访问数

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-8 00:06 , Processed in 0.054555 second(s), 13 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部