日志

VerilogA延时电路设计

热度 13 已有 1305 次阅读 2024-12-4 13:23 |个人分类:模拟IC设计 |系统分类:芯片设计

使用absdelay函数即可

`include "constants.vams"

`include "disciplines.vams"

module delay_circuit(vin, vout);

input vin; // 输入信号

output vout; // 输出信号

electrical vin, vout; // 声明为电气信号

parameter real T = 1u; // 延时时间，默认值 1 微秒

// 使用 absdelay 函数延迟 vin 信号

V(vout) <+ absdelay(V(vin), T);

end

endmodule

收藏分享邀请举报

facelist

您需要登录后才可以评论登录 | 注册