注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

水风山月的个人空间 https://blog.eetop.wang/1724654 [收藏] [复制] [分享] [RSS]

日志

veilog 和vhdl 混合仿真时，vhdl为tb, 仿真不能退出的问题

已有 269 次阅读2025-9-9 16:16 |系统分类:芯片设计

verilog 里面生成clk的部分不能使用always 或forever 等语句。如果要生成clk，用vhdl生成。


点赞
收藏分享邀请 举报

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

水风山月

  • 0

    周排名

  • 0

    月排名

  • 0

    总排名

  • 0

    关注

  • 1

    粉丝

  • 3

    好友

  • 0

    获赞

  • 0

    评论

  • 25

    访问数

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 06:49 , Processed in 0.040131 second(s), 18 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部