注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

金城黄的个人空间 https://blog.eetop.wang/qq648202744 [收藏] [复制] [分享] [RSS]

日志

数字模块中穿线

热度 11 已有 954 次阅读 2023-11-9 18:03 |个人分类:PR |系统分类:芯片设计 | pr , encounter

verilog文件修改：

input [3:0] A_in;

output [3:0] A_out;

assign A_out[3:0] = A_in[3:0] ;


增加的穿线DEF文件和网表上都要有。

1

点赞

刚表态过的朋友 (1 人)

收藏 分享 邀请 举报

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

金城黄

  • 0

    周排名

  • 0

    月排名

  • 0

    总排名

  • 9

    关注

  • 5

    粉丝

  • 9

    好友

  • 11

    获赞

  • 5

    评论

  • 332

    访问数

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-6 03:42 , Processed in 0.015011 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部