日志

dc 執行兩次link

已有 1024 次阅读2017-9-25 11:28 |个人分类:experience|系统分类:硬件设计

天气: 阴雨

心情: 平静

把所有的verilog rtl，vg，ddc文件read完，

執行第一次link，

再依次設置各個current design，隨後讀入其constraints （sdc）

執行 propagate_constraints -all

然後把current_design 設置為top design

執行第二次link。

這是包含有許多sub-design的大工程項目的流程。

GMT+8, 2026-1-12 22:40 , Processed in 0.019089 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网