yiffer的个人空间 http://blog.eetop.wang/edesign [收藏] [复制] [分享] [RSS]

日志

分享 系统时序基础理论
2010-7-6 21:57
系统时序基础理论 对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号 ...
个人分类: FPGA/CPLD设计|391 次阅读|0 个评论
分享 高速电路设计/信号完整性的一些基本概念
2010-7-6 21:54
1.信号完整性(Signal Integrity):就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。 2.传输线(Transmission Line):由两个具有一定长度的导体组成回路的连接线,我们称之为传输线,有时也被称为延迟线。 3.集总电路(Lumped circuit):在一般的电路分 ...
个人分类: FPGA/CPLD设计|485 次阅读|1 个评论
分享 FPGA设计需注意的方方面面
2010-7-6 21:51
来源: http://www.kanking.com/download/knowledge/ID007.htm 不管你是一名逻辑设计师、硬件工程师或系统工程师,甚或拥有所有这些头衔,只要你在任何一种高速和多协议的复杂系统中使用了FPGA,你就很可能需要努力解决好器件配置、电源管理、IP集成、 信号完整性 和其他的一些关键设计问题。不过,你不必独自面对这些 ...
个人分类: FPGA/CPLD设计|1072 次阅读|0 个评论
分享 信号完整性:信号反射
2010-7-6 21:47
时间: 2009-04-17 21:12 来源: 未知 作者: 于博士