beating的个人空间 http://blog.eetop.wang/beat [收藏] [复制] [分享] [RSS]

日志

test vhdl

已有 145 次阅读2020-4-18 20:17 |系统分类:技术

library ieee;
use ieee.std_logic_1164.all;

entity reg is port
 (reset : in std_logic;
   d_input : in std_logic_vector(15 downto 0);
  clk : in std_logic;
  write : in std_logic;
 sel : in std_logic;
 q_output : out std_logic_vector(15 downto 0)
 );
end reg;

architecture a of reg is 
begin
 process(reset,clk)
 begin
  if reset = '0' then
   q_output <= x"0000";
  elsif clk'event and clk = '0' then
   if sel = '1' and write ='1' then
    q_output <= d_input;
   end if;
  end if;
 end process;
end a;



点赞

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    总排名
  • 2

    关注
  • 1

    粉丝
  • 3

    好友
  • 4

    获赞
  • 14

    评论
  • 6

    收藏

关于我们| 小黑屋| 手机版| Archiver| 在线咨询 |  ET创芯网(EETOP) ( 京ICP备15035084号 京公网安备:11010502037710 )

GMT+8, 2021-4-23 19:58 , Processed in 0.043761 second(s), 24 queries .

返回顶部